/*Write your code here*/
module shift8 (
input [7:0] A, // Dữ liệu đầu vào 8-bit
input [2:0] shamt, // Số lượng bit cần dịch (0-7)
output [7:0] SHL, // Kết quả dịch trái logic
output [7:0] SHR // Kết quả dịch phải logic
);
assign SHL = A << shamt;
assign SHR = A >> shamt;
endmodule