// ============================================================
// Basic Gates (given)
// ============================================================
module and_gate(input a, b, output y);
assign y = a & b;
endmodule
module or_gate(input a, b, output y);
assign y=a|b;
endmodule
module not_gate(input a, output y);
assign y=~a;
endmodule
// ============================================================
// XOR Gate
// ============================================================
module xor_gate (
input a, b,
output y
);
wire x,x1,w,z;
not_gate n1(b,x1);
not_gate n2(a,x);
and_gate a1(a,x1,w);
and_gate a2(x,b,z);
or_gate o1(w,z,y);
endmodule