9. XOR Gate Using Basic Gates

How do you plan to solve it?

// ============================================================
// Basic Gates (given)
// ============================================================
module and_gate(input a, b, output y);
    assign y = a & b;
endmodule

module or_gate(input a, b, output y);
    // write code here for or gate
    assign y = a | b;
endmodule

module not_gate(input a, output y);
    // write code here for not gate
    assign y = ~a;
endmodule

// ============================================================
// XOR Gate
// ============================================================
module xor_gate (
    input  a, b,
    output y
);
    // TODO: declare intermediate wires
    wire nema,nemb, szorz1, szorz2;

    // TODO: instantiate required gates
    not_gate ainv( .a(a), .y(nema));
    not_gate binv( .a(b), .y(nemb));

    and_gate andg1( .a(a), .b(nemb), .y(szorz1));
    and_gate andg2( .a(b), .b(nema), .y(szorz2));

    or_gate eredmeny( .a(szorz1), .b(szorz2), .y(y));    

endmodule