// ============================================================
// Basic Gates (given)
// ============================================================
module and_gate(input a, b, output y);
assign y = a & b;
endmodule
module or_gate(input a, b, output y);
assign y = a | b;
endmodule
module not_gate(input a, output y);
assign y = ~a;
endmodule
// ============================================================
// XOR Gate
// ============================================================
module xor_gate (
input a, b,
output y
);
wire w1, w2;
and_gate a1b1 (.a(a), .b(~b), .y(w1));
and_gate a2b2 (.a(~a), .b(b), .y(w2));
or_gate a3b3 (.a(w1), .b(w2), .y(y));
endmodule